



Universidade de Brasília
Instituto de Exatas
Departamento de Ciência da Computação

Relatório do Laboratório 4

Processador Pipeline

CIC0099 - Organização e Arquitetura de Computadores

Turma 02 - Prof. Dr. Ricardo Pezzuol Jacobi

Grupo B4

Henrique Morcelles Salum	232003008
Athos Calixto Muniz	211068261
Cauê Araújo Euzebio	211028195

Sumário

1	Introdução	2
2	Métodos e Análise	2
2.1	Experimento	2
2.1.1	Tarefa I	3
2.1.2	Tarefa II	3
2.1.3	Tarefa III	5
2.1.4	Tarefa IV	6
3	Conclusão	6

1 Introdução

O presente experimento tem como objetivo introduzir os alunos ao processo de projeto e implementação de sistemas digitais utilizando VHDL como Linguagem de Descrição de Hardware (HDL). O laboratório busca promover o treinamento prático em modelagem, análise e síntese de circuitos digitais, utilizando o ambiente de desenvolvimento **Intel Quartus Prime v24.1**.

Como aplicação prática, propõe-se a implementação de um processador Pipeline compatível com a ISA RV32I reduzida, contendo as instruções: **add**, **sub**, **and**, **or**, **slt**, **lw**, **sw**, **beq**, **jal**, **jalr**, **addi** e **lui**. Essa abordagem permite compreender o funcionamento interno de um processador Pipeline.

A implementação será validada por meio de simulação funcional e temporal, com análise de *timing* e frequência máxima de operação, permitindo compreender, de forma integrada, o funcionamento de uma arquitetura RISC-V.

2 Métodos e Análise

2.1 Experimento

Enunciado

Implemente o processador Pipeline com ISA Reduzida com as instruções: **add**, **sub**, **and**, **or**, **slt**, **lw**, **sw**, **beq**, **jal**, e ainda as instruções **jalr**, **addi** e **lui**.

Para realizar o solicitado, é-nos fornecido o esquemático de uma implementação do Pipeline com ISA reduzida. Nesse esquemático, porém, foi necessário realizar alterações no caminho de dados, que serão devidamente justificadas adiante.




Figura 1: Esquemático do Pipeline com ISA reduzida

2.1.1 Tarefa I

Enunciado

Ao caminho de dados do seu processador Uniclo acrescente os registradores de pipeline.

Acrescentamos os registradores de pipeline definindo-os separadamente como entidades e instanciando-os no Pipeline. Dessa forma, foi possível separar mais claramente o papel de cada entrada e saída desses registradores. Essas entidades foram definidas no diretório `/components/basic_circuits/` com os nomes `IF_ID`, `ID_EX`, `EX_MEM`, `MEM_WB`, que indicam a etapa anterior e a próxima, respectivamente.

2.1.2 Tarefa II

Enunciado

Implemente o Processador Pipeline completo com os registradores de pipeline.

- (a) Visualize o netlist RTL view.
- (b) Levante os requisitos físicos e temporais do seu processador.
- (c) Faça a simulação por forma de onda funcional e temporal com o programa `de1.s`, corrigindo todos os hazards no programa apenas com a inserção de bolhas (`nop`), mostrando o funcionamento correto da CPU.
- (d) Qual a máxima frequência de clock utilizável na sua CPU? Verifique experimentalmente mudando a frequência `CLOCK` e apresentando a simulação temporal por forma de onda.

(a) O Quartus não é capaz de organizar o netlist de forma a otimizar o uso de espaço. No nosso caso, ele ficou organizado em uma orientação excessivamente horizontal, o que dificulta a visualização. De qualquer forma, está exibido, a seguir, o resultado obtido (note que é possível ampliar o quanto for necessário sem perder resolução).




Figura 2: Netlist RTL view do processador pipeline

(b) Compilando o projeto no Quartus, os requisitos físicos encontrados foram: 2.918 elementos lógicos; 1.317 registradores; 108 pinos; e memória total de 65.536 bits. Além disso, a partir do *Timing Analyzer*, ferramenta do *software* da Altera, encontramos os seguintes requisitos temporais: *slack* de *setup* de 1,587 ns; *slack* de *hold* de 2,784 ns.

(c) As simulações em forma de onda com o programa `de1.s`, funcional e temporal, respectivamente, com frequência de 25 MHz são as das imagens a seguir:




Figura 3: Forma de onda da simulação funcional




Figura 4: Forma de onda da simulação temporal

(d) A frequência máxima encontrada pelo Quartus foi de 293 MHz (aproximadamente 3,41 ns de período), mas essa frequência é limitada a 250 MHz devido ao período mínimo que o dispositivo físico aguenta. Simulando o processador com o código `de1.s` e o período de clock de 4 ns, a forma de onda encontrada foi a da figura a seguir.




Figura 5: Forma de onda da simulação com frequência máxima.

Aparentemente, a frequência máxima calculada pelo Quartus, de fato, é realizável - pelo menos em simulação. Apesar de não ser possível visualizar com exatidão os valores do PC e da instrução, o valor do **regout** é coerente, apontando o correto funcionamento do processador sob essa frequência.

2.1.3 Tarefa III

Enunciado

Compare os requerimentos físicos e temporais dos seus 3 processadores (Uniciclo, Multiciclo e Pipeline). Comente.

Para realizar uma comparação mais precisa dos requerimentos físicos e temporais dos 3 processadores feitos nos projetos, será apresentada uma tabela comparativa a seguir:

Requisitos Processadores	Elementos lógicos	Registradores	Pinos	Bits de memória	Setup (ns)	Hold (ns)	Frequência
Uniciclo	2,784	1,025	108	65,536	5,982	4,293	71,34 MHz
Multiciclo	3,241	1,221	108	65,536	6,690	2,715	302,11 MHz
Pipeline	3,918	1,317	108	65,536	1,587	2,784	293,01 MHz

Ao analisar cada requerimento, primeiramente, é possível notar que a quantidade de elementos lógicos é praticamente igual entre os processadores uniciclo e pipeline, enquanto é maior no processador multiciclo. Isso se deve ao fato de que o pipeline, fundamentalmente, é bem parecido com o uniciclo, já que a ideia inicial do pipeline é dividir o uniciclo em etapas que operam concomitantemente. Além disso, o multiciclo utiliza mais elementos lógicos pois seu bloco de controle é mais complexo, possuindo mais sinais de saídas que os outros processadores e, também, em sua estrutura, estão presentes mais multiplexadores.

A quantidade de registradores é praticamente igual entre os processadores multiciclo e pipeline, enquanto é menor no processador uniciclo. Dessa forma, o pipeline utiliza mais registradores devido aos registradores de pipeline, que são fundamentais e únicos nos processos dessa CPU. O multiciclo, por sua vez, utiliza mais registradores devido ao seu bloco de controle, que funciona como uma máquina de estados finita e, também, devido à implementação de alguns registradores adicionais como: `PCBack`, saídas `A` e `B` do banco de registradores e `ALUOut`.

A quantidade de pinos e de bits de memória utilizados é idêntica nos 3 processadores. Isso acontece pelo fato de que eles rodam o mesmo programa, ou seja, a nível de software, realizam as mesmas operações.

Por último, também é extremamente importante tecer comentários sobre a frequência dos processadores. Seguindo esse prisma, é fácil observar que as frequências do multiciclo e do pipeline são bem maiores que a frequência do uniciclo. Isso faz perfeito sentido, já que tanto o multiciclo quanto o pipeline dividem as instruções em etapas menores, fazendo com que o tempo de clock seja baseado na etapa mais lenta, ao contrário do tempo de clock do uniciclo, que é baseado na instrução mais lenta. Assim, fica evidente o motivo de todos os processadores modernos serem baseados em pipeline, pois o pipeline consegue ter uma frequência bem alta ao dividir as instruções em pequenas etapas e, além disso, o pipeline também consegue ter uma CPI bem baixa, pois ele processa mais de uma instrução de cada vez, sem esperar que uma instrução termine antes de começar a próxima.

2.1.4 Tarefa IV

Enunciado

Qual o melhor tempo que cada processador executa o programa `de1.s`? Qual a explicação?

A fim de calcular o melhor tempo que cada processador utiliza para executar o programa `de1.s`, é de praxe lembrar a equação característica que define o tempo de execução de cada programa, em que I se refere a quantidade de instruções, CPI se refere à quantidade média de ciclos para a execução de uma instrução e T_{clock} é o período (nesse caso o máximo possível) para a execução do processador:

$$t_{exec} = I \times CPI \times T_{clock}$$

No caso do uniciclo, considerando que o programa, de acordo com o contador de instruções do próprio *Rars*, executa 17 instruções, que o CPI dele é sempre 1 e que o período, de acordo com a frequência max (71,34 MHz), é de cerca de 14,017 ns. Obtendo, assim, 238,289 ns de tempo de execução.

Já para o caso do multiciclo a quantidade de instruções permanece e a frequência utilizada também é a máxima (302,11 MHz, o então 3,31 ns), contudo, o CPI utilizado é o médio, para tal devemos considerar os tipos de instruções e a quantidade de ciclos que cada uma demora para executar, assim como disponibilizado pela tabela com os dados fornecidos:

Tipo de Instruções	Quantidade de Instruções	% relativa	Ciclos necessários
Tipo R	6	35	4
Tipo I	7	41	5
Tipo S	1	5	4
Tipo B	1	5	3
Tipo J	2	11	3

Dessa forma, obtêm-se um CPI de 4,13 instruções/clock. Sendo assim, o resultado do tempo de execução total é de cerca de 232,395 ns.

Por fim, no caso do pipeline, pela inserção de `nop` como forma de evitar os hazards, a quantidade de instruções N foi alterada, obtendo 33 instruções ao todo, o CPI utilizado também é 1 e a frequência utilizada é a máxima (293,01 MHz, ou 3,41 ns de período). Assim, obtendo 112,53 ns de execução.

3 Conclusão

Todos os códigos desenvolvidos para a realização desse laboratório foram enviados compactados em um arquivo `.zip`. Para acessar o vídeo solicitado, [clique aqui](#).